Digitales Capítulo 5 – [PDF Document]

  • 05/08/2014 Sistemas Digitales I – Ing. S. Ros Captulo 5: Circuitos Integrados MSI y sus aplicaciones. SISTEMAS DIGITALES I
  • Entre los principales y ms conocidos integrados MSI y LSI tenemos: Sumadores, restadores, comparadores, multiplexores, decodificadores, codificadores y drivers. Sumadores Usaremos palabras de 4 bits A(A4,A3,A2,A1) B(B4,B3,B2,B1) 0 = Cin Ejemplo en binario: 0111 = A + 1010 = B Cout = 10001 = 05/08/2014 Sistemas Digitales I – Ing. S. Ros 4 A B Co Cin 4 4
  • Internamente: 05/08/2014 Sistemas Digitales I – Ing. S. Ros A2 B2 C1 2 A1 B1 Cin C0 1 A3 B3 C2 3 A4 B4 C3 4 Cout C4
  • Diseo del bloque sumador cualquiera: 05/08/2014 Sistemas Digitales I – Ing. S. Ros Aj Bj Cj-1 Cj j Tabla de Verdad Mapas: Bj 0 1 0 1 Cj-1 1 0 1 0 Aj Bj 1 1 1 0 Cj-1 0 1 0 0 Aj Aj Bj Cj-1 j Cj 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
  • Implementacin: 05/08/2014 Sistemas Digitales I – Ing. S. Ros
  • Conexin en Cascada 05/08/2014 Sistemas Digitales I – Ing. S. Ros A B Co Cin 4 4 A B Co Cin 4 4 Partimos de dos palabras de 8 bits: A y B A(A7, A6, A5, A4, A3, A2, A1, A0) y B(B7, B6, B5, B4, B3, B2, B1, B0) A7A4 B7B4 A3A0 B3B0
  • Comercialmente: 7483 05/08/2014 Sistemas Digitales I – Ing. S. Ros
  • 05/08/2014 Sistemas Digitales I – Ing. S. Ros CAPITULO 5: CIRCUITOS INTEGRADOS MSI Y SUS APLICACIONES – CODIGOS VHDL Bloque Sumador Cualquiera x y Cin Cout s S = x y Cin Cout = xy + y Cin + Cin X
  • 05/08/2014 Sistemas Digitales I – Ing. S. Ros x1 y1 C1 s1 x0 y0 Cin s0 x2 y2 C2 s2 x3 y3 C3 s3
  • 05/08/2014 Sistemas Digitales I – Ing. S. Ros
  • 05/08/2014 Sistemas Digitales I – Ing. S. Ros x1 y1 C1 s1 x0 y0 Cin s0 x2 y2 C2 s2 x3 y3 C3 s3
  • 05/08/2014 Sistemas Digitales I – Ing. S. Ros x1 y1 C1 s1 x0 y0 Cin s0 x2 y2 C2 s2 x3 y3 C3 s3
  • 05/08/2014 Sistemas Digitales I – Ing. S. Ros
  • Comparadores Usaremos palabras de 4 bits A(A3,A2,A1,A0) B(B3,B2,B1,B0) Las salidas son mutuamente excluyentes. 05/08/2014 Sistemas Digitales I – Ing. S. Ros A B A>B A=B AB )in (A=B )in (AB A=B A
  • Internamente: 05/08/2014 Sistemas Digitales I – Ing. S. Ros A1 B1 A0 B0 (A>B)in (A=B)in (AB A=B A >in = =in < in =in >in = =in < >in = =in <
  • Bloque comparador cualquiera 05/08/2014 Sistemas Digitales I – Ing. S. Ros Bj Aj (AB)in A>B A=B ABin A=Bin AB A=B A
  • 05/08/2014 Sistemas Digitales I – Ing. S. Ros Aj Bj A>Bin A=Bin AB A=B A
  • Mapas: 05/08/2014 Sistemas Digitales I – Ing. S. Ros Bj 1 0 0 0 ABin Bj 1 1 1 0 ABin Aj Aj A>B (A>B)=Aj(A>Bin)+Aj(Bj)+Bj(A>Bin)
  • Mapas: 05/08/2014 Sistemas Digitales I – Ing. S. Ros Bj 0 0 0 0 ABin Bj 0 0 0 0 ABin Aj Aj A=B (A=B)=(A=Bin)(Aj xnor Bj) Luego de reducir:
  • Mapas: 05/08/2014 Sistemas Digitales I – Ing. S. Ros Bj 0 1 1 1 ABin Bj 0 0 0 1 ABin Aj Aj A
  • Implementacin 05/08/2014 Sistemas Digitales I – Ing. S. Ros A>B.HA>Bin.HA=B.HABin.HA=Bin.HA=B.HABin.HA=Bin.HA=B.HABin.HA=Bin.HA=B.HA
  • Conexin en Cascada 05/08/2014 Sistemas Digitales I – Ing. S. Ros (A>B )in (A=B )in (AB A=B AB )in (A=B )in (AB A=B A
  • Comercialmente: 7485 05/08/2014 Sistemas Digitales I – Ing. S. Ros
  • 05/08/2014 Sistemas Digitales I – Ing. S. Ros
  • Codificadores Es un mdulo lgico combinatorio que asigna un cdigo de salida nico a cada seal de entrada aplicada al dispositivo. 2s n n= # entradas S= ancho del cdigo de salida Ejem: n= 4 entradas 22 4 s=2 se codifica con 2 variables de salida 05/08/2014 Sistemas Digitales I – Ing. S. Ros
  • Codificador 4-2: Tiene 4 lneas de entrada en las que 1 y solo 1 se activa en cualquier instante. 05/08/2014 Sistemas Digitales I – Ing. S. Ros A0 A1 X0 X1 X2 X3 A1 A0 X0 0 0 X1 0 1 X2 1 0 X3 1 1 X3 X2 X1 X0 A1 A0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 1 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 Cod 4-2 Cdigo:
  • Mapas: 05/08/2014 Sistemas Digitales I – Ing. S. Ros X3 1 1 0 X0 X1 0 X2 X3 0 1 0 X0 X1 1 X2 A1 A0 A1=X3 + X2 A0=X3 + X1
  • Implementacin 05/08/2014 Sistemas Digitales I – Ing. S. Ros A1.H A0.H X3.H X2.H X1.H
  • Codificador 4 – 3: Tiene 4 entradas y la salida es un cdigo igual a cero a menos que 1 y solo 1 de las entradas est activa. 05/08/2014 Sistemas Digitales I – Ing. S. Ros A0 A1 A2 X1 X2 X3 X4 A2 A1 A0 X1 0 0 1 X2 0 1 0 X3 0 1 1 X4 1 0 0 LOS DEMAS 0 0 0 X4 X3 X2 X1 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 1 0 0 0 1 1 0 1 0 1 0 0 0 0 1 1 0 0 0 0 0 1 1 1 0 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 0 1 0 1 0 0 0 0 1 0 1 1 0 0 0 1 1 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 0 0 0 0 1 1 1 1 0 0 0 Cod 4-3
  • Mapas: 05/08/2014 Sistemas Digitales I – Ing. S. Ros X4 0 0 0 1 0 0 0 0 X1 X2 0 0 0 0 0 0 0 0 X3 X4 0 1 0 0 0 0 0 0 X1 X2 0 0 0 0 1 0 0 0 X3 A1 A0 A2 X4 0 1 0 0 1 0 0 0 X1 X2 0 0 0 0 0 0 0 0 X3 A2= X4. X3 . X2 . X1 A1= A0=
  • Implementacin 05/08/2014 Sistemas Digitales I – Ing. S. Ros
  • Codificador con Prioridad 4-2: Permite que varias lneas de entrada estn activas al mismo tiempo y enva el valor binario del subndice de la entrada de ms alta prioridad (el mayor). 05/08/2014 Sistemas Digitales I – Ing. S. Ros X3 X2 X1 X0 A1 A0 GS EO 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 1 0 1 1 0 0 1 0 0 1 0 0 0 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 0 0 1 1 1 1 0 1 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 1 0 1 0 1 0 1 1 1 0 1 0 1 1 1 1 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 A1 A0 X0 0 0 X1 0 1 X2 1 0 X3 1 1 Entradas inactivas EO = 1 A1=A0=0 Ms de una entrada activa GS=1
  • Mapas: 05/08/2014 Sistemas Digitales I – Ing. S. Ros X3 0 1 1 1 0 1 1 1 X0 X1 0 1 1 1 0 1 1 1 X2 A0 A1 X3 0 0 1 1 0 0 1 1 X0 X1 1 0 1 1 1 0 1 1 X2 A1 = A0 =
  • Mapas: 05/08/2014 Sistemas Digitales I – Ing. S. Ros X3 0 0 1 0 0 1 1 1 X0 X1 1 1 1 1 0 1 1 1 X2 EO GS X3 1 0 0 0 0 0 0 0 X0 X1 0 0 0 0 0 0 0 0 X2 GS = EO =
  • Comercialmente: 74147 – 74148 05/08/2014 Sistemas Digitales I – Ing. S. Ros Las entradas y salidas son activas en bajo 10 entradas: 0-9 4 salidas codificadas: D,C,B,A 8 entradas: 0-7 3 salidas codificadas: A2, A1, A0 E1: Habilitadora en bajo
  • 05/08/2014 Sistemas Digit
  • Publicaciones Similares